EUROPEAN PATENT OFFICE

Patent Abstracts of Japan

PUBLICATION NUMBER PUBLICATION DATE

61164377 25-07-86

APPLICATION DATE

16-01-85

APPLICATION NUMBER

60006631

APPLICANT: SANYO ELECTRIC CO LTD;


INVENTOR: HOJO YUJI;

INT.CL.

H04N 1/413 H04N 1/21

TITLE

CODING AND DECODING SYSTEM



ABSTRACT :

PURPOSE: To obtain a coding/decoding system whose efficiency is enhanced by separating buses to attain coding/decoding in parallel with DMA transfer.

CONSTITUTION: A bus buffer 23 separates buses into buses 10a, 10b and an input/output device 22 changes over line memory switching circuits 24, 25 so that a line memory 27 is placed to the side of a DMA controller 14 and a line memory 26 is placed to the side of a microprocessor 11. When one line of picture information undergoes DMA transfer from a read circuit 16 to the line memory 27, the DMA controller 14 sends a signal TC to the input/output device 22 to switch the line memory switching circuits 24, 25. The microprocessor 11 reads data in the memory 27, codes it and a coded data stored in the buffer memory 20 is modulated by an MODEM 21 and transmitted. The microprocessor 11 applies coding/decoding in parallel simultaneously with the DMA transfer among the read circuit 16, a recording circuit 18 and the memories 26, 27 in this way.

COPYRIGHT: (C)1986,JPO&Japio

19日本国特許庁(JP)

①特許出願公開

⑩公開特許公報(A)

昭61 - 164377

@Int Cl 4

⑦出

顖 人 識別記号

庁内整理番号

砂公開 昭和61年(1986)7月25日

H 04 N

1/413 1/21

Z-7136-5C 7136-5C

審查請求 未請求 発明の数 1 (全5頁)

❷発明の名称 符号, 復号方式

> ②特 頤 昭60-6631

9出 頣 昭60(1985)1月16日

の発 明 者 保 毌 芳 博 冒

雄

三洋電機株式会社

守口市京阪本通2丁目18番地 三洋電機株式会社内

砂発 明 者 北 條 守口市京阪本通2丁目18番地 三洋電機株式会社内 守口市京阪本通2丁目18番地

の代 理 弁理士 河野 登 夫

- 1. 発明の名称 符号, 復号方式
- 2. 特許請求の範囲
 - 1. 画像信号の符号、後号を行う方式において、 所定量の画像信号を格納する第1、第2のメ モリと、符号、復号処理を実行するプロセッ サに連なる第1のパスと、符号化すべき信号 の発生回路、復号した信号を受ける回路及び DHA コントローラに連なる第2のパスと、第 1.第2のバスを接、断するバスパッファと、 第1.第2のメモリの夫々を相翼なる前記パ スに接続する切換回路とを設け、

符号化すべき信号を一方のメモリにDMA 転 送して格納し、これと同時的に他方のメモリ に格納されている信号をプロセッサにて符号 化し、

またプロセッサが復号した借号を一方のメ モリに格納し、これと同時的に他方のメモリ に格納されている信号を前記復号した信号を 受ける回路へDHA 転送することを特徴とする

符号, 復号方式。

3. 発明の詳細な説明

(産業上の利用分野)

本発明はファクシミリ装置等画像情報をデータ 圧縮して通信する装置の符号、復号方式に関する ものである.

(従来技術)

ファクシミリ装置においては画像情報を効率的 に伝送するためにMR符号、復号方式又はMR符号、 復母方式が用いられるが、この符号、復号はハー ドウェアにて行わせるか、またはプロセッサを復 数投けてこれらによりソフトウェア処理するかの いずれかにより行われているが、いずれも回路様 成が複雑であり、小型化には限界があった。

また1983年発行の「画像電子学会」第12巻第4 号第 302~308 頁所載の「高速ファクシミリ2次 元ソフト CODEC」に見られるようにデータ転送を ダイレクトメモリアクセス方式で行うものが発衷 されているが、この方式ではデータの転送の間マ イクロプロセッサは停止状態となり、符号。復号

化効率が低いという難点がある。

以下これを第3図に基づき詳しく説明する。全体の制御を可るマイクロプロセッサ31、その動作制御用のプログラムを格納してあるプログラムメモリ32及びデータの一時配億用のメモリ33はバス30を介して接続されている。

統取回路36の1次元走査によって統取られてこれから得た画像情報はS/P (シリアル/パラレル) 変換器35に入力され、ここでパラレルデータに変換されバス30に与えられる。受信の場合、バス30のデータは P/S (パラレル/シリアル) 変換器37によりシリアルデータに変換され、記録回路38に与えられてここで記録が行われる。

またバス30はバッファメモリ40を介してモデム41に連なり、モデム41が電話回線に連なっている。バッファメモリ40は符号化データを送出し、また復写された受信データを一時蓄積するためのものである。

その他DMA コントローラ34及び変化点検出回路 39がバス30に接続されている。変化点検出回路39

せて取出し、ここで変調して回線へ送出する。

(発明が解決しようとする問題点)

以上の動作を反復するのであるが、これをバス 30の占有権についてみると、第4図に示すように DMA コントローラ34 (DMA 転送) 、又はマイクロ プロセッサ31 (符号, 復号化) がこれをとるから、 当然に符号, 復号化の効率が悪いということにな る。

(問題点を解決するための手段)

本発明はこのような従来技術の問題点を解決するためになされたものであり、DMA 伝送時にはDMA 伝送と並行して符号、復号を行えるようにバスを分離することとして効率を高めた符号、復号方式を提供することを目的とする。

本発明に係る符号、復号方式は、画像信号の符号、復号を行う方式において、所定量の画像信号を格納する第1、第2のメモリと、符号、復号処理を実行するプロセッサに連なる第1のバスと、符号化すべき信号の発生回路、復号した信号を受ける回路及びDNA コントローラに連なる第2のバ

は2値の画像低号の明、暗の変化点を検出するためのものであり、これを検出しない間DMA コントローラ34にDMA 転送を行わせ、変化点を検出するとそれを停止させる。

次にこの国路の動作を符号化の場合について説 明する。読取回路36で読取られた画像情報の信号 は S/P変換器35にて 1 パイト単位のパラレルデー タにまとめられてDMA コントローラ34の制御によ りデータメモリ33へDHA 転送される。このとき転 送された1パイトのデータ内の変化点の有無を変 化点検出回路39が個ペ、変化点が検出されない場 合は順次DMA 転送を行わせるのに対し、変化点を 検出すると、DHA 転送要求信号DRG を反転させる。 この反転によりDMA コントローラ34はマイクロブ ロセッサ31に対しホールドリクエスト倡号HRQ を 出す。マイクロプロセッサ31はこれに対してホー ルドアクノリッジ信号HLDAをDNA コントローラに 出し、バス30の占有権をとって、符号化を行い、 符号データをパッファメモリ40に格納する。格納 された符号データはモデム41のクロックに同期さ

スと、第1、第2のパスを接、断するパスパッファと、第1、第2のメモリの夫々を相異なる前記パスに接続する切換回路とを設け、符号化すべき個号を一方のメモリにDMA 伝送して格納し、これと同時的に他方のメモリに格納されている個号をプロセッサにて符号化し、またプロセッサが復号した個号を一方のメモリに格納し、これと同時的に他方のメモリに格納されている個号を前記復号した個号を受ける回路へDMA 伝送することを特徴とする。

(実施例)

以下本発明をその実施例を示す図面に基づいて 詳述する。第1図は本発明方式の実施例を示すブ ロック図、第2図はその動作説明のためのタイム チャートである。

この方式ではバスをバスパッファ23にて分離されるバス10a、10bの2系統の構成とし、マイクロプロセッサ11をバス(アドレスバス、データバス、制御バス)10aに、DMA コントローラ14をバス(同)10b に接続している。

データバス10a にはシステムメモリ12、データ メモリ13及びバッファメモリ22が投続されている が、これらの外にラインメモリ切換回路24,25 の 切換制御を行う入出力概器22及びラインメモリ切 換回路24が接続されている。バッファメモリ23は モデム21に連なり、モデム21は通信回線に接続されている。

一方、バス10b には統取回路16に連なるS/P 変換器15、記録回路18に連なる P/S変換器17、DMA コントローラ14及びラインメモリ切換回路25が接続されている。ラインメモリ26,27 は走査1ライン分の西像情報を一時的に格納するものであり、ラインメモリ切換回路24,25 はバス10a,10b を相互に別のラインメモリ26,27 と接続させるように切換制御される。

このような回路にて実施される本発明の方式に ついて説明する。

洗取団路 6 が画像情報を出力すると S/P変換器 15はこれを 1 バイトごとのパラレルデータとしてバス10b を介してラインメモリ27へ転送させる。

て S/P変換器15からのパイト単位の画像情報をラインメモリ26へDMA 転送する。

一方マイクロプロセッサ11はラインメモリ27の1ライン分のデータをラインメモリ切換回路24. バス10a を介して統込み、符号化して符号化データをバス10a を介してバッファメモリ20に書積させる。ここに書積された符号化データはモデム21のクロックに同期して統出され、変属されて回線へ送出されていく。

以下第2図に示すように同様にして画像情報1 ライン分ごとにラインメモリ切換回路24,25 が切換えられて、一方のラインメモリにDMA 転送が行われると同時に他方のラインメモリにおける格納データが符号化されていくのである。

次に復号化の場合について説明する。回線から 受信した信号はモデム21にて復興されバッファメ モリ20に書積する。そしてここに書積された符号 化データをマイクロプロセッサ11に読込んで復号 し、このときマイクロプロセッサ11側に接続され ているラインメモリ26 (又は27) に 1 ライン分の この間(第2図TIの期間)はDMA コントローラ14 がバスパッファ23へ出力するホールドリクエスト 信号(BRQ) によってバスパッファ23はバス10a,10b を分離している。また入出力機器22はそのメモリ 切換信号(MCIIG)をローレベルとして上記ラインメモリ27がバス10b,0MA コントローラ14 (例に、またラインメモリ26がバス10a,マイクロプロセッサ11 側に各連なるようにラインメモリ切換回路24,25 を切換えておく(第1図の実験方向)。

I ライン分の画像情報がラインメモリ27にDMA 転送されるとDMA コントローラ14はターミネート カウント信号TCを入出力概器に発する。

マイクロプロセッサ11は次の期間12において信号MCHGを反転させ、ラインメモリ27をマイクロプロセッサ11側に、ラインメモリ26をDMA コントローラ14側に接続させるべくラインメモリ切換団路24,25 を切換えさせる。そして次の1ラインの画像情報をDMA 転送させるためにマイクロプロセッサ11はDMA コントローラ14に対しDMA 転送要求信号DRQ を与え、DMA コントローラ14はこれを受け

画像情報を組立てて格納する。1ライン分の復号が終了すると入出力機器12が出力する信号MCRGの反転によってラインメモリ切換回路24.25 を切換え、ラインメモリ28 (又は27)をDMA コントローラ14例に、ラインメモリ27 (又は26)をマイクロプロセッサ11は次のラインの復号を行いラインメモリ27 (又は26)に1ライン分の画像情報を組立てて格納する。これと並行してラインメモリ28 (又は27)の画像情報をDMA コントローラ14の制御によってP/S変換器17へ送り、配録回路18にて記録させる。(効果)


以上のように本発明による場合は統取回路16. 記録回路18とメモリとの間のデータ転送をDMA 転送し、その一方で同時並行的にマイクロプロセッサが符号、復号を行うことが可能となる。

従ってマイクロプロセッサは生画情報データ処理から解放されることになり極めて高い符号、後 号化効率が得られる。これによって一層高速のファクシミリ装置が実現でき、また中間関符号化を 行うファクシミリ装置或いは、カラーファクシミ リ装置の高速化も可能となる。


4. 図面の簡単な説明

第1図は本発明方式の実施例を示すブロック図、第2図はその動作説明のためのタイムチャート、第3図は従来方式のブロック図、第4図はその動作説明のためのタイムチャートである。


10a,10b …バス 11…マイクロプロセッサ 14…DHA コントローラ 21…モデム 22…入出力機器 23…バスバッファ 24,25 …ラインメモリ切換回路 26,27 …ラインメモリ



第 1 図



第 2 図



-413-